(11) Publication number: 2000294630 A

H01L 21/768 H01L 21/28 H01L 21/304

Generated Document

## PATENT ABSTRACTS OF JAPAN

(21) Application number:

11095433

(22) Application date: 01.04.99

(30) Priority:

(43) Date of application

publication:

20.10.00

(84) Designated contracting states: (71)**FUJITSU LTD** Applicant:

(72) Inventor: MISAWA NOBUHIRO KONO TAKAHIRO

(74)

(51) Intl.

CI.:

Representative:


## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57) Abstract:

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device including a step for forming a low resistance metallic film on a base film with a barrier metal film in between, by which the recess of a conductive film can be prevented from occurring in a wiring groove or a connection hole during polishing of the barrier metal on an insulation film.

SOLUTION: This manufacturing method includes a step to form an insulation film 8 above a semiconductor substrate 8; a step to form a groove or a hole in the insulation film 8; a step to form a barrier metal film 11 containing a first element inside the groove or hole and on the insulation film 8; a step to form a main conductive film 12 made of metal on the barrier metal film 11; and a step to remove the main conductive film 12 on the insulation film 8 by polishing it so as to expose the barrier metal film 11, and to polish the barrier metal film 11 and the main conductive film 12 by using a chemical liquid containing organic complex ions, which produces an organic complex body through a reaction with the first element so as to remove them from the upper surface of the insulation film 8.

COPYRIGHT: (C)2000, JPO





## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開2000-294630

(P2000-294630A)

(43)公開日 平成12年10月20日(2000.10.20)

			T) I		テーマコード(参考)	
(51) Int.Cl.7		識別記号	FΙ		,	
H01L	21 /769		H01L	21/90	A 4M1	4 M 1 0 4
HOIL	21/700			21/28	3 N 1 R	5 F O 3 3
	21/28	3 0 1		21/20		01000
	21/304.	6 2 1		21/304	6 2 1 D	

## 塞杏請求 未請求 請求項の数10 OL (全 12 頁)

		著鱼謂氺	木間水 間水項の数10 〇七 (主 12 以)
(21)出願番号	<b>特顧平11-95433</b>	(71)出顧人	000005223 富士通株式会社
(22)出顧日	平成11年4月1日(1999.4.1)		神奈川県川崎市中原区上小田中4丁目1番1号
		(72)発明者	三沢 信裕 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
		(72)発明者	河野 隆宏 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
		(74)代理人	100091672 弁理士 岡本 啓三

## 最終頁に続く


## (54) 【発明の名称】 半導体装置の製造方法


## (57)【要約】

【課題】下地膜の上にバリアメタル膜を介して低抵抗金 属膜を形成する工程を含む半導体装置の製造方法に関 し、絶縁膜上でのバリアメタルの研磨の際に配線溝又は 接続孔内に導電膜のリセスの発生を防止すること。

【解決手段】半導体基板1の上方に絶縁膜8を形成する工程と、絶縁膜8に溝95又は孔を形成する工程と、溝9又は孔の内面と絶縁膜8の上面の上に、第1の元素を含むバリアメタル膜11を形成する工程と、バリアメタル膜11の上に金属よりなる主導電膜12を形成する工程と、主導電膜12を研磨することにより絶縁膜8の上面上の主導体膜12を除去してバリアメタル膜11を露出させた後に、第1の元素との反応により有機錯体を作る有機錯イオンを含む薬液を使用してバリアメタル膜11と主導体膜12を研磨して絶縁膜8上面から除去する工程を含む。

### 本発明の第1実施帯館の半導体装置の製造工程における配線 又はプラグを形成する工程を示す新面図(その3)





## 【特許請求の範囲】

【請求項1】半導体基板の上方に絶縁膜を形成する工程 と、

前記絶縁膜に溝又は孔を形成する工程と、

前記溝又は前記孔の内面と前記絶縁膜の上面の上に、第 1の元素を含む金属からなるパリアメタル膜を形成する 工程上、

前記バリアメタル膜の上に金属よりなる主尊電膜を形成 する 口程と、

前記主導電膜を研磨することにより前記絶縁膜の上面上 10 の前記主導体膜を除去して前記パリアメタル膜を露出さ せた後に、前記第1の元素との反応により有機錯体を作 る有機錯イオンを含む薬液を使用して前記パリアメタル 膜と前記主導体膜を研磨して前記絶縁膜上面から除去す る工程とを有する半導体装置の製造方法。

【請求項2】前記主導電膜を構成する金属は、銅膜、銅 合金、アルミニウム、アルミニウム合金、タングステン 又はタングステン合金からなることを特徴とする請求項 1に記載の半導体装置の製造方法。

【請求項3】前記有機錯イオンは、ブドウ酸イオン、酒 20 石酸イオン又はフタル酸イオンであることを特徴とする 請求項1に記載の半導体装置の製造方法。

【請求項4】前記第1の元素は、炭素であることを特徴 とする請求項1に記載の半導体装置の製造方法。

【請求項5】前記バリアメタル膜を構成する前記金属 は、タンタル又は窒化タンタルであることを特徴とする 請求項1に記載の半導体装置の製造方法。

【請求項6】絶縁膜の上に第1の高融点金属又は第1の 高融点金属窒化物よりなる第1の膜を形成する工程と、 前記第1の膜と前記絶縁膜に配線溝又は接続孔を形成す 30 プラグを形成する方法である。 る工程と、

前記配線溝又は前記接続孔の内面と前記第1の膜の上面 に、前記第1の高融点金属よりも研磨速度が遅い第2の 高融点金属又は前記第1の高融点金属窒化物よりも研磨 速度が遅い第2の高融点金属窒化物よりなる第2の膜を 形成する工程と、

前記第2の膜の上に銅膜又は銅含有合金膜を形成する工 程と、

前記銅膜又は前記銅含有合金膜と前記第1の膜と前記第 の上面から除去する工程とを有する半導体装置の製造方

【請求項7】前記第1の高融点金属窒化物は、窒化チタ ン、又は、窒素がタンタルよりも多い組成比を有する窒 化タンタルであることを特徴とする請求項6に記載の半 導体装置の製造方法。

【請求項8】前記第2の高融点金属は、β相のタンタ ル、α相のタンタルであることを特徴とする請求項6に 記載の半導体装置の製造方法。

【請求項9】前記第2の高融点金属窒化物は、窒素がタ 50 メタル膜105 を除去する。そして、配線溝104a内に残っ

ンタルよりも少ない組成比を有する窒化タンタルである ことを特徴とする請求項6に記載の半導体装置の製造方 12:

【請未項10】前記第1の膜は、前記第1の膜の上に彫 成されるレシストを露光する電磁放射線に対して反射防 正膜として機能する材料から構成されることを特徴とす る請未項6に記載の半導体装置の製造方法。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、より詳しくは、下地膜の上にバリアメタル 膜を介して低抵抗金属膜を形成する工程を含む半導体装 置の製造方法に関する。

## [0002]

【従来の技術】近年の半導体装置の高速化、大容量化の 要求に伴い、金属配線部の配線抵抗・配線容量の削減が 要求されている。このため、銅や銅合金を主導電層とす る金属配線及び接続孔が開発されているが、さらなる改 良が必要となっている。従来の銅や銅合金を主導電層と する金属配線を形成する方法の一つとして、いわゆるダ マシン(damascene) 法が知られている。そのような技術 は、例えばC.W. Kaanta et.al, VMIC Conf. Proc. 8, P. 1 44 (1991) に記載がある。

【0003】ダマシン法とは、基板の上に絶縁膜を成長 し、その絶縁膜に配線溝又は接続孔を形成した後に、そ の絶縁膜上面と配線溝又は接続孔内に金属膜を形成し、 ついで化学機械研磨 (CMP(chemical mechanical pol ishing) 法により金属膜を絶縁膜の上面から除去すると いった工程を経て配線溝又は接続孔の中に金属配線又は

【0004】次に、従来のダマシン法を図1に基づいて さらに具体的に説明する。まず、図1(a) に示すよう に、下側配線101 の上に膜厚400mのシリコン酸化膜 102 をCVD法により成長し、その上に反射防止膜とし て膜厚50nmのシリコン窒化膜103を形成する。その後 に、図1(b) に示すように、通常のフォトリソグラフィ ーとエッチング法により配線溝104a又は接続孔104bを形 成する。

【0005】続いて、図1(c) に示すように、配線溝10 2の膜を、前記配線溝又は前記接続孔以外の前記絶縁膜 40 4a又は接続孔104bの内面とシリコン酸化膜102 の上面に バリアメタル膜105 を形成する。バリアメタル膜105 と して例えば膜厚50nmの窒化チタン(TiN)膜又は膜厚 50nmのβ相タンタル膜をスパッタリングにより形成す る。さらに、バリアメタル膜105 の上に膜厚800mの 銅膜106 をスパッタリングにより形成する。そして、4 00℃で3分間の真空アニールを行って銅膜106を配線 溝104a又は接続孔104b内に完全に埋め込む。

> 【0006】最後に、図1(d) に示すように、CMP法 によりシリコン窒化膜103 の上面から銅膜106 とバリア

た銅膜105 を配線として使用し、又は、接続北104b内に 残った銅膜106 をプラグとして使用する。その化学機械 的研磨の際には、アルミナなどの粉末と金属を溶かす酸 などの化学溶剤を含む研磨剤が用いられる。

【0007】上記したシリコン窒化膜103 よりなる反射 防止膜は、シリコン酸化膜102 上に形成されるレジスト を露光する際に露光光の反射を防止してレジストの露光 精度を高めるために必要となる。

## [0008]

【発明が解決しようとする課題】反射防止膜としては、上記したようにシリコン窒化膜を用いるのが一般的である。しかし、シリコン窒化膜は比誘電率が高く、上下の配線によって生じる寄生容量を増加させて信号の遅延時間を増加させるという問題がある。また、銅はシリコン基板やシリコン酸化膜中で拡散が速いことが知られ、そのことについてはE. R. Weber, Appl. Phys. A30, 1 (1983)に記載がある。このような銅の拡散を防止するために上記したバリアメタル膜105 が用いられる。バリアメタルの必要性については、例えばT. Kouno et.al, J. Electrochem. Soc. 145, 2164 (1998) に記載がある。

【0009】バリアメタル膜に要求される主な特性は以

下の3つである。第1に比抵抗が低いことであり、第2に拡散パリア性能に優れていることであり、第3に研磨レートが速いことである。即ち、比抵抗が高いパリアメタルを用いると配線抵抗が高くなり、配線での信号遅延時間を増加させてしまう。また、パリアメタルの拡散パリア性能が劣っている場合には、銅がシリコン酸化膜中に拡散してしまい、半導体素子性能が劣化してしまう。さらに、研磨レートが遅い場合には、図2に示すように絶縁膜103上でパリアメタル膜105が完全には除去されずに残ってしまい、絶縁膜上で配線同士がショートする可能性がある。

【0010】バリアメタル膜に用いられる窒化チタン膜 (TiN)、 $\beta$ 相タンタル膜 ( $\beta$ Ta)、 $\alpha$ 相タンタル膜 ( $\alpha$ Ta)、 $\beta$ ンタル含有率の高い窒化タンタル膜 (Ta-rich TaN)、窒素含有率の高い窒化タンタル (N-rich TaN) のそれぞれについての比抵抗、拡散バリア性能、CMPレートは表1のようである。なお、表1において拡散バリア性能の優劣は、「Cu配線技術の最新の展開」リアライズ社第172頁(1998)に基づいてまとめた値である。

## 20 [0011]

### 【表1】

12 11 T 2 22 3 185	11.1211.		
バリアメタル膜	比抵抗 [μΩcm]	拡散バリア性能	CMPV
TiN	100	No Good	lligh
<u>β</u> Ta	170	Good	Very Low
o:Ta	30	Good	Very Low
Ta-rich TaN	260	Good	Low
N-rich TaN	9500	Excellent	High

比抵抗、拡散パリア性能、CMP レートの比較

【0012】表1によれば、TiN は低抵抗であってCM Pレートは速いが拡散バリア性能が十分ではない。βT a、αTa、Ta-rich TaN はともに低抵抗であって比較的 30 拡散バリア性能は良いがCMPレートは遅く、酸によって腐食し難い。また、N-rich TaNはCMPレートが速くて拡散バリア性能はよいが比抵抗は高い。また、研磨速度の遅いバリアメタル膜を絶縁膜上で過剰に研磨すると、バリアメタル膜の研磨速度が銅膜の研磨速度よりも遅い場合には、図3に示すように、配線溝104 又は接続孔104b内の銅膜106 が沈み込むリセスと呼ばれる不具合を生じる。例えばタンタルの研磨速度が銅の研磨速度の1/5であるとすると、50nmの厚さのタンタル膜を除去するときに250nmの銅膜の沈み込みを避けることは 40できない。

【0013】これらのことから、バリアメタル膜として必要な特性である3つの条件を全て備えた単層のバリアメタルの開発は容易でないことがわかる。また、特開平7-283219号公報には、チタン、窒化チタン、タンタルの3層構造からバリアメタルを構成することが開示されている。しかし、配線溝又は接続孔の中に占めるバリアメタルの膜厚の割合が大きくなると、配線溝又は接続孔内に占める銅膜の割合が相対的に減少して、比抵抗値が高くなってしまう。

【0014】本発明の目的は、配線溝又は接続孔内の比抵抗が低く、その中に埋め込まれる銅に対する拡散バリア性能に優れ、配線溝又は接続孔が形成される絶縁膜上での研磨残りを防止することができ、又は、絶縁膜上でのバリアメタルの研磨の際に配線溝又は接続孔内に導電膜のリセスの発生を防止することができる半導体装置の製造方法を提供することにある。

#### [0015]

【課題を解決するための手段】(1)上記した課題は、図5~図7に例示するように、半導体基板1の上方に絶縁膜8を形成する工程と、前記絶縁膜8に溝95又は孔を形成する工程と、前記溝9又は前記孔の内面と前記絶縁膜8の上面の上に、第1の元素を含む金属よりなるバリアメタル膜11を形成する工程と、前記バリアメタル膜11の上に金属よりなる主導電膜12を形成する工程と、前記主導電膜12を研磨することにより前記絶縁膜8の上面上の前記主導体膜12を除去して前記バリアメタル膜11を露出させた後に、前記第1の元素との反応により有機錯体を作る有機錯イオンを含む薬液を使用して前記バリアメタル膜11と前記主導体膜12を研磨して前記がリアメタル膜11と前記主導体膜12を研磨して前記絶縁膜8上面から除去する工程とを有する半導体装置の製造方法によって解決する。

50 【0016】上記した半導体装置の製造方法において、

前記主尊電膜12を構成する金属は銅膜、銅合金、アル ミニウム、アルミニウム合金、タングステン、タングス テン合金から構成するのが好ましい。上記した半導体装 置の製造方法において、前記有機錯イオンは、例えばブ ドウ酸イオン、酒石酸イオン又はフタル酸イオンであ

【0017】上記した半尊体装置の製造方法において、 前記前記薬液中に酸化成分を含まないようにしても良 い。上記した半導体装置の製造方法において、前記主導 体膜12の研磨の開始から前記薬液を使用するようにし 10 の製造方法において、前記第1の高融点金属窒化物を、 ても良い。上記した半導体装置の製造方法において、前 記第1の元素は、例えば炭素である。この場合、前記第 1の元素は、前記バリアメタル膜11を構成する金属と の化合物を構成しているものであってもよい。

【0018】上記した半導体装置の製造方法において、 前記バリアメタル膜11を構成する前記金属として、タ ンタル又は窒化タンタルを用いてもよい。次に、本発明 の作用について説明する。本発明によれば、バリアメタ ル膜中に含まれる元素との反応によって有機錯体を構成 する有機錯イオンを含む薬液を使用することにより、バ 20 リアメタ膜を化学機械的研磨法により絶縁膜上から除去 するようにしている。

【0019】従って、主導体膜が研磨されて次に現れる バリアメタル膜は、そのような薬液によってバリアメタ ル膜内の元素が除去されることによって脆くなるので、 絶縁膜上面の上からアリアメタル膜を除去することが容 易になる。この結果、絶縁膜の上面の上のバリアメタル 膜を研磨する際に、絶縁膜の溝又は孔の中で主導電膜が 過剰に研磨されてリセスが発生することが無くなる。

【0020】その化学機械的研磨の場合には、無機酸を 用いるのではなく、バリアメタルに含まれる成分と有機 錯体を生成する錯イオンや、炭素含有溶剤を用いればよ

(2) 上記した課題は、図9~図11に例示するよう に、絶縁膜25の上に第1の高融点金属又は第1の高融 点金属窒化物よりなる第1の膜26を形成する工程と、 前記第1の膜26と前記絶縁膜25に配線溝又は接続孔 28を形成する工程と、前記配線溝又は前記接続孔28 の内面と前記第1の膜26の上面に、前記第1の高融点 金属よりも研磨速度が遅い第2の高融点金属又は前記第 1の高融点金属窒化物よりも研磨速度が遅い第2の高融 点金属窒化物よりなる第2の膜29を形成する工程と、 前記第2の膜29の上に銅膜30又は銅含有合金膜を形 成する工程と、前記銅膜30又は前記銅含有合金膜と前 記第1の膜26と前記第2の膜29を、前記配線溝又は 前記接続孔28以外の前記絶縁膜25の上面から除去す る工程とを有する半導体装置の製造方法によって解決さ れる。

【0021】上記した半導体装置の製造方法において、

成しても良い。上記した半尊体装置の製造方法におい て、前記銅膜30又は前記銅含有合金膜と前記第1の膜 26と前記第2の膜29の除去を、化学機械的研磨によ って行ってもよい。

【0022】上記した半導体装置の製造方法において、 前記第1Φ膜26を比抵抗が1000μΩcm以下の材 料から構成し、化学機械的研磨による研磨速度がシリコ ン酸化膜の研磨速度の2倍以上である材料から前記第2 の膜を構成するようにしてもよい。上記した半導体装置 窒化チタン、又は、窒素がタンタルよりも多い組成比を 有する窒化タンタルから構成してもよい。

【0023】上記した半導体装置の製造方法において、 前記第2の高融点金属を、 $\beta$ 相のタンタル、 $\alpha$ 相のタン タルのいずれかから選択してもよい。上記した半導体装 置の製造方法において、前記第2の高融点金属窒化物 を、窒素がタンタルよりも少ない組成比を有する窒化タ ンタルから構成してもよい。上記した半導体装置の製造 **方法において、前記第1の膜26は、前記第1の膜26** の上に形成されるレジスト27を露光する電磁放射線に 対して反射防止膜として機能する材料から構成されるこ とが好ましい。

【0024】なお、上記した図番、符号は、発明の理解 を容易にするために引用したものであって、本発明はそ れらに限定されるものではない。次に、本発明の作用に ついて説明する。本発明によれば、第1の高融点金属又 は第1の高融点金属窒化物よりなる第1の膜を絶縁膜の 上に形成した後に、第1の膜と絶縁膜に配線溝又は接続 孔を形成し、その後に、配線溝又は接続孔の内面と第1 の膜の上面に第2の高融点金属又は第2の高融点金属窒 化物よりなる第2の膜を形成し、第2の膜の上に銅膜又 は銅含有合金よりなる主導体膜を形成し、その後に主導 体膜と第1の膜と第2の膜を配線溝又は接続孔以外の絶 縁膜の上面から除去するようにしている。

【0025】この場合、第1の膜は第2の膜に比べて研 磨速度が速いものが望ましい。研磨速度が速いものであ れば、絶縁膜の上に金属又は金属窒化物が完全に除去さ れずに残ることが防止される。しかも、第1の膜が配線 **溝又は接続孔の中に残らずに単層の第2の膜がバリアメ** タルとして配線溝又は接続孔の中に残るので、バリアメ タルが配線溝又は接続孔内の主導体膜の占有率を低下さ せることが無くなる。

【0026】この場合、第1の膜は、配線溝又は接続孔 を形成するためのフォトリソグラフィー法の際に反射防 止膜として機能する材料から構成することが好ましい。 これにより、反射防止膜として絶縁膜上に窒化シリコン 膜を形成する必要が無くなり配線間容量の増加が防止さ れる。なお、高融点金属又は高融点金属窒化物よりなる 第2の膜は、低抵抗で拡散バリア性能が高い材料から構 前記第1の膜26と前記第2の膜29を異種金属から構 50 成することが好ましく、研磨速度は高いことは問わな

い。

[0027]

【発明の実施の形態】以下に本発明の実施形態を図面に 基づいて説明する。

(第1の実施形態の説明) 図4~図7は、本発明の第1の実施形態を示す半導体装置の製造工程を示す断面図である。

【0028】まず、図4(a)に示すような状態になるまでの工程を説明する。図4(a)において、シリコン基板(半導体基板)1のうちフィールド酸化膜2で囲まれた 10 領域にMOSトランシスタ3を形成する。MOSトランジスタ3は、シリコン基板1の上にゲート酸化膜3aを介して形成されたゲート電極3bと、ゲート電極3bの両側方のシリコン基板1内に形成された第1及び第2の不純物拡散層3d、3sを有している。また、MOSトランジスタ3はSiO2よりなる第1の層間絶縁膜4によって覆われている。

【0029】第1の層間絶縁膜4のうち第1の下純物拡散層3dの上の領域にはコンタクトホール5が形成され、そのコンタクトホール5内には、窒化チタン(TiN)膜6を介してタングステン(W)膜7が充填されている。次に、 $Si0_2$ 含有絶縁材又は $Si0_2$ よりなる第2の層間絶縁膜8を第1の層間絶縁膜4及びタングステン膜7の上に形成した後に、図4(b)に示すように、第2の層間絶縁膜8をフォトリソグラフィー法によりパターニングして幅 $0.2\sim0.3\mu$ mの第1の配線溝9を形成する。その配線溝9の一部はコンタクトホール5の上に位置している。

【0030】続いて、図5に示すように、第1の配線溝9の中と第2の層間絶縁膜8の上面に沿って微粒子状に30結合している炭酸化タンタル(Ta2(CO3)5)分子10を含む第1のタンタル(Ta)膜11をプラズマスパッタ法により20~50mmの厚さに形成する。第1のタンタル膜11はバリアメタル膜として機能する。第1のタンタル膜11は、チャンバ(不図示)内に二酸化炭素ガスを10sccmで導入し、アルゴン(Ar)ガスを流量50sccmで導入し、その雰囲気内の圧力を5mTorrに設定した条件下で形成される。そして、二酸化炭素プラズマとターゲット下から飛び出したタンタルとを反応させて生成された分子10を第1のタンタル膜11中に混入させる。ス40パッタの際に、タンタルから構成されるターゲット下は、第2の絶縁膜8に対向されるように配置される。

【0031】次に、図6(a) に示すように、第1のタンタル膜11の上に第1の銅(Cu) 膜12をMOCVD法、スパッタ法又はメッキ法により nmの厚さに形成する。第1の銅膜12は、400℃で真空アニールを経ることにより、第1の配線溝9内に完全に充填される。その後に、アルミナなどの粉末と無機酸を含む研磨剤を用いて第1の銅膜12をCMP(化学機械的研磨)法により研磨する。

【0032】そして、第2の層間絶縁膜8の上の第1の銅膜12が、図6(h) に示すように除去されて第1のタンタル膜11が露出した時点で、ブトウ酸を含む研磨剤を用いて第1の銅膜12を化学機械的研磨法により研磨を行う。第1のタンタル膜11に含有されている(Tag(0)3)分子10は、有機錯イオンであるフドウ酸イオンと反応して溶解する。(Tag(0)3)分子10が溶解した後には第1のタンタル膜11には図6(h) に示すように微小空洞10aが形成されるので第1のタンタル膜11の上面が機械的に脆くなって第1のタンタル膜11の研磨による切削速度が増す。

【0033】また、研磨剤(薬液)中に酸化剤を含ませないと、銅が酸化によって原子結合構造が破壊され難くなるので、第1の銅膜12が錯イオンによって溶解する速度を比較的遅くすることが可能になる。この場合、第1の銅膜12の研磨速度を第1のタンタル膜11の研磨速度と同等かそれ以下にすることが可能になり、第1の配線溝9内での第1の銅膜12のリセスの発生が防止される。

20 【0034】なお、第1のタンタル膜11の研磨は、研磨圧力を3.5 PSIとし、シリコン基板1を搭載するターンテーブルとシリコン基板1を支持するキャリアへッドの回転速度はいずれも60 rpmとした。以上のような研磨と  $(Ta_2(CO_3)_5)$ 分子10の溶解のサイクルによって第1のタンタル膜11を第2の層間絶縁膜8の上から除去した後に研磨を停止し、図7(a)に示すように、第1の配線溝9内に残った第1のタンタル膜11と第1の銅膜12を第1の配線13として使用する。

【0035】この後に、図7(b) に示すように、第2の 層間絶縁膜8と第1の配線13の上に第3の層間絶縁膜 14を形成する。そして第3の層間絶縁膜14に接続孔 15aと第2の配線構15bとを形成し、それらの中に 第1の配線13と同様な方法によって第2のタンタル膜 16と第2の銅膜17を充填し、これによりプラグと第 2の配線17が形成される。

【0036】なお、化学機械的研磨にケミカル成分として使用されるブドウ酸の代わりに、酒石酸、フタル酸、その他の有機酸、又は、炭素を含む溶剤を使用してもよい。また、バリアメタル膜としてはタンタルの他に炭素合金分子を含む窒化タンタルを使用してもよい。さらに、配線溝又は接続孔に充填される金属膜としては銅膜の他に銅合金、アルミニウム、アルミニウム合金、タングステン又はタングステン合金を用いても良い。

【0037】次に、有機酸を含有しない研磨剤を使用する従来の方法によるタンタル膜と銅膜のそれぞれの従来の研磨速度と、有機酸を含有する研磨剤を使用するタンタル膜と銅膜のそれぞれの本実施形態による研磨速度の違いを図8に示す。図8によれば、従来のタンタル膜の研磨速度に対して銅膜の研磨速度はおよそ6倍であっ

50 た。しかし、本実施形態のように有機酸を用いて銅膜と

炭素合金分子含有のタンタル膜を研磨するとタンタル膜 の研磨速度が銅膜の研磨速度よりも速くなった。

【0038】また、図8によれば、有機酸を含有しない 葉液を使用する方が銅の研磨速度は速いが、葉液の交換 の手間を省略するために研磨開始から研磨終了まで有機 酸を含む研磨薬液を用いて銅膜とタンタル膜を連続して 研磨してもよい。なお、上記したように、リアメタル膜 に炭素合金分子を含有させても、銅に対するパリア性能 が劣化したり、比抵抗が上昇することは無かった。

【0039】ところで、上記したバリアメタル膜11は、プラスマスパッタ法により形成することについて説明したが、CVD法により形成しても良い、例えば、ペンタエトキシタンタル (Ta(OCoH5)5) のような炭素を含む有機系材料を用いてタンタル膜11を形成すると、タンタル膜には炭素が含まれることになる。タンタル膜中の炭素は、研磨薬液に含まれる有機錯イオンと反応して溶解するので、そのタンタル膜は機械的に脆くなって研磨速度が速くなる。

(第2の実施の形態)図9~図11は、本発明の第2の 実施形態を示す半導体装置の製造工程を示す断面図である。なお、図9~図11において、図4(a)と同じ符号 は同じ要素を示している。

【0040】ます、図9(a)に示すような状態になるまでの工程を説明する。図9(a)において、シリコン基板(半導体基板)1のうちフィールド酸化膜2で囲まれた領域にMOSトランジスタ3を形成する。MOSトランジスタ3は第1実施形態と同じ構造を有している。また、MOSトランジスタ3とフィールド酸化膜2はSiO2よりなる第1の層間絶縁膜4によって覆われている。第1の層間絶縁膜4のうち第1の不純物拡散層3dの上にはコンタクトホール5が形成され、その中には、第1の窒化チタン(TiN)膜6を介してタングステン(W)膜7が充填されている。

【0041】次に、Si02含有絶縁材又はSi02よりなる第2の層間絶縁膜8を形成した後に、フォトリソグラフィー法により第2の層間絶縁膜8をパターニングしてコンタクトホール5の上を通る第1の配線溝20を形成する。そして、第1の配線溝20の中と第2の層間絶縁膜8の上面に沿って第2の窒化チタン膜21を形成した後に、第2の窒化チタン膜21の上に第1の銅(Cu)膜22を形成する。

【0042】第2の窒化チタン膜21は、第1の銅膜22を構成する銅元素が第2の層間絶縁膜8内に拡散することを防止するために形成される。その後に、第1の銅膜22と第2の窒化チタン膜21を研磨して第2の層間絶縁膜8の上面から除去し、第1の配線溝20内に残った第1の銅膜22及び第2の窒化チタン膜21を第1の配線23として使用する。

【0043】さらに、第2の層間絶縁膜8と第1の配線 23の上に第1の窒化シリコン (SiN) 膜24をCVD 50 法により約50mの厚さに形成し、これを鋼拡散防止用パリア膜として使用する。続いて、窒化シリコン膜24の上にシリコン酸化膜(SiO<sub>2</sub>)よりなる第3の層間絶縁 膜25をCVD法により400mの厚さに成長し、その上に第3の窒化チタン(TiN)膜26をスパッタリンダにより50mの厚さに成長する。

【0044】第3の窒化チタン膜26の成長のためのスパッタリングの条件としては、スパック電力を12kWとし、アルゴンガスと窒素カスを流量比1対4の割合で10 チャンパ内に導入し、チャンパ内の雰囲気ガス圧力を3mTorrに設定する。その後に、フォトレブスト27を第3の窒化チタン膜26の上に塗布し、これを露光、現像して窓27aを形成する。その窓27aは、少なくとも第1の配線23の一部に重なる位置に形成される。

【0045】そして、窓27aを通して第3の窒化チタン膜26と第3の層間絶縁膜25と第1の窒化シリコン 膜24を順にエッチングすると、それらの膜には深さ約500mの接続孔28が形成される。その後にフォトレ ジスト27を除去すると、図9(b) に示すような断面形 状が得られる。次に、図10(a) に示すように、第3の 窒化チタン膜26の上面と接続孔28の内面の上に膜厚20mの第1の $\beta$ Ta膜(バリアメタル膜)29と膜厚100mの第2の銅(Cu)膜30をスパッタリングにより順に形成し、さらに第2の銅膜30の膜厚を電解メッキにより700m増やして計800mとした。

【0046】第1のβTa膜29の成長のためのスパッタリングの条件として、スパッタ電力を6kWに設定し、チャンバ内にアルゴンガスを導入してその内部圧力を3mTorrに設定した。また、第2の銅膜30の成長のためのスパッタリングの条件として、スペッタ電力を12kWに設定し、チャンバ内にアルゴンガスを導入してアルゴンガス圧を3mTorrとした。

【0047】なお、スパッタリング装置として真空搬送を行うマルチチャンバシステムを用いた。その後に、接続孔28の外部に成長した第2の銅膜30、 $\beta$ Ta膜29と第3のTiN 膜24を通常のCMP法によって除去することにより、図10(b) に示すような銅膜30を主導電層とするプラグ31が接続孔28内に形成される。

【0048】次に、図11(a) に示すように、第3の層 40 間絶縁膜25とプラグ31の上に、膜厚50nmの第2の 窒化シリコン膜32と膜厚400nmの第4の層間絶縁間 膜33と膜厚50nmの第4のTiN 膜34を順に形成した 後に、それらの膜32~34をフォトリソグラフィー法 によりパターニングして第2の配線溝35を形成する。 その第2の配線溝35は、その一部がプラグ31の上を 通るような平面形状となっている。

【0049】続いて、第2の配線溝35の内面と第2の 窒化シリコン膜32の上面の上に膜厚20nmの第2のβ Ta膜36と膜厚800nmの第3の銅膜37を順に形成す る。その後に、CMP法により第2の配線溝35の外部 から第3の銅膜37と第2のβTa膜36を除去すること により、図11(b) に示すように、銅膜37を主導体層 とする第2の配線38が第2の配線溝35内に肝臓され

【0050】以上のように、本実施形態では、層間絶縁 膜の上に研磨の容易なTiN 膜を形成し、それらのTi膜と 層間絶縁膜を連続的にパターニングして配線溝又は接続 孔を形成し、その後に、銅拡散耐性に優れ且つ低抵抗の βTaよりなるパリアメタ膜を形成し、パリアメタル膜の 上に銅膜を形成するようにした。これによれば、層間絶 10 縁膜の上にはCMP法による研磨レートが速く且つ光反 射防止機能を有するTiN 膜が存在するので、配線溝や接 続孔を形成する際のレジスト露光が精度良く行え、しか も、銅膜とバリアメタル膜に続いて行われる研磨によっ てTiN 膜が容易に除去されることになって層間絶縁膜上 に BTa、TiN の導電膜が残存することが防止される。し かも、銅拡散耐性に優れ、低抵抗であるβTaよりなる単 層のバリアメタル膜が接続孔又は配線溝内に残ることに なるので、配線溝又は接続孔内における主導体層の占有 率を低下させることはない。

【0051】また、反射防止膜としてTiN 膜を使用する と、窒化シリコン膜を使用する場合に比べて研磨の終点 検出が容易であり、層間絶縁膜の薄層化が防止される。 なお、上記した β Ta (β 相タンタル) 膜の代わりに、αTa (α相タンタル) 膜のような高融点金属膜、又は、タ ンタル含有率の高い窒化タンタル(Ta-rich Ta)のような 高融点金属窒化物膜を用いてもよい。そのタンタル含有 量の高い窒化タンタルは、窒素に対するタンタルの組成 比が1以上となる窒化タンタルである。

【0052】また、層間絶縁膜の上に直に形成される膜 30 として、窒化チタンの他に窒素含有率の高い窒化タンタ ル (N-rich Ta)のような高融点金属窒化物膜や、研磨速 度の高い高融点金属膜がある。窒素含有率の高い窒化タ ンタルは、窒素に対するタンタルの組成比が1未満とな る窒化タンタルである。層間絶縁膜の上に直に形成され る高融点金属膜又は高融点金属窒化物は、研磨レートが シリコン酸化膜の2倍以上となる材料が好ましいし、ま た、比抵抗が $1000\mu\Omega$ c m以下となることが好まし い。 さらに、配線又はプラグの主導体膜となる材料と しては、銅の他に銅を含む合金であってもよい。

(第3の実施の形態) 図12、図13は、本発明の第3 の実施形態を示す半導体装置の製造工程を示す断面図で ある。なお、図12、図13において、図4(a) と同じ 符号は同じ要素を示している。

【0053】まず、図12(a) に示すような状態になる までの工程を説明する。図12(a) において、シリコン 基板(半導体基板)1のうちフィールド酸化膜2で囲ま れた領域にMOSトランジスタ3を形成する。MOSト ランジスタ3は第1実施形態と同じ構造を有している。 また、MOSトランジスタ3とフィールド酸化膜2はSi 50 圧を3mTorr とした。

 $0_2$ よりなる第1の層間絶縁膜4によって覆われている。 第1の層間絶縁膜4のうち第1の不純物拡散層3dの上 にはコンタクトホール 5か开放され、その中には、第1 の窒化チタン(TiN) 膜6を介してタングステン (W) 膜 7が充填されている。

12

【0054】次に、SiOg含有絶縁柱又はSiOgよりなる第 2の層間絶縁順8を形成した後に、フォトリングラフィ ー法により第2の層間絶縁膜8をパターニングしてコン タクトホール5の上を通る第1の配線溝20を形成す。 る。そして、第1の配線溝20の中と第2の層間絶縁膜 8の上面に沿って第2の窒化チタン膜21を肝滅した後 に、第2の窒化チタン膜21の上に第1の銅(fu)膜2 2を形成する。

【0055】その後に、第1の銅膜22と第2の窒化チ タン膜21を研磨して第2の層間絶縁膜8の上面から除 去し、第1の配線溝20内に残った第1の銅膜22及び 第2の窒化チタン膜21を第1の配線23として使用す る。さらに、第2の層間絶縁膜8と第1の配線23の上 に膜厚50mの第1の窒化シリコン(SiN) 膜41と膜厚 750mmの第3の層間絶縁膜42をCVD法により順に 形成した後に、第3の層間絶縁膜42の上に膜厚50nm のN-rich TaN膜43をスパッタリングにより成長する。

【0056】N-rich TaN膜43の成長のためのスパッタ リングの条件としては、スパッタ電力を6kWとし、ア ルゴンガスと窒素ガスを流量比1対4の割合でチャンバ 内に導入し、チャンバ内の雰囲気ガス圧力を3mTorr に 設定する。その後に、図12(b) に示すように、2つの レジストを使用するフォトリソグラフィー法により、第 3の層間絶縁膜42の下部から第1の窒化シリコン膜4 1にかけて深さ100mの接続孔44を形成し、さらに N-rich TaN膜43から第3の層間絶縁膜43の上部にか けて第2の配線用溝45を形成する。

【0057】その接続孔44は第1の配線23の一部に 重なるように形成され、さらに、第2の配線溝45はそ の一部が接続孔44に重なるように形成される。なお、 接続孔44と第2の配線溝45の形成順は限定されな い。次に、接続孔44と第2の配線溝45の内面とN-ri ch TaN膜43の上面の上に膜厚20nmのTa-rich TaN 膜 46と膜厚100nmの第2の銅膜47をスパッタリング 40 により順に形成する。その後に、電解メッキによって第 2の銅膜47の膜厚を1400nm成長して、合計で15 O Onmとなるようにする。

【0058】Ta-rich TaN 膜46の成長のためのスパッ タリングの条件として、スパッタ電力を6kWとし、ア ルゴンガスと窒素ガスを流量比4対1の割合でチャンバ 内に導入し、チャンバ内の雰囲気ガス圧力を3mTorr に 設定する。また、第2の銅膜47の成長のためのスパッ タリングの条件として、スパッタ電力を12kWに設定 し、チャンバ内にアルゴンガスを導入してアルゴンガス

【0059】なお、スパッタリング装置として真空搬送 を行うマルチチャンパンステムを用いる。その後に、接 続孔44と第2の配線構45の外部に成長した第2の銅 膜47とTa rich TaN 膜46と第3のTiN 膜43を通常 のCMP法によって除去すると、図13(b) に示すよう に、接続孔4.4内には銅膜4.7を主導電層とするプラブ 4.8円成され、第20配線溝4.5内には銅膜4.7を主銅 電層とする第2の配線49が形成される。

【0060】以上の方法によれば、CMP法による研磨 レートが速く且つ光反射防止機能を有するN-rich TaN膜 10 が層間絶縁膜の上に子め形成されるので、配線溝や接続 孔を形成する際のレシスト露光が精度良く行え、しか も、銅膜とバリアメタル膜に続いて行われる研磨によっ てN-rich TaN膜が容易に除去されることになって層間絶 縁膜上に TaN膜の導電膜が残存することが防止される。 しかも、銅拡散耐性に優れ、低抵抗であるTa-rich TaN よりなる単層のバリアメタル膜が接続孔又は配線溝内に 残ることになるので、配線溝又は接続孔内における主導 体層の占有率を低下させることはない。

【0061】また、反射防止膜としてN-rich TaN膜を使 20 用すると窒化シリコン膜を使用する場合に比べて研磨の 終点検出が容易であり、層間絶縁膜の薄層化が防止され る。なお、上記したTa-rich TaN 膜のような高融点金属 窒化物膜の代わりに、β Ta膜、α Ta膜のような高融点金 属膜を用いてもよい。また、層間絶縁膜の上に直に形成 される膜として、N-rich TaNの代わりに、窒化チタン膜 のような高融点金属窒化物膜や研磨速度の高い高融点金 属膜がある。層間絶縁膜の上に直に形成される高融点金 属膜又は高融点金属窒化物は、研磨レートがシリコン酸 化膜の2倍以上となる材料が好ましいし、また、比抵抗 30 が1000μΩcm以下となることが好ましい。

【0062】さらに、配線又はプラグの主導体膜となる 材料としては、銅の他に銅を含む合金であってもよい。 [0063]

【発明の効果】以上述べたように本発明によれば、バリ アメタル膜中に含まれる元素との反応によって有機錯体 を構成する有機錯イオンを含む薬液を使用することによ り、バリアメタ膜を化学機械的研磨法により絶縁膜上か ら除去するようにした。従って、主導体膜が研磨されて 次に現れるバリアメタル膜は、そのような薬液によって 40 バリアメタル膜内の元素が除去されることによって脆く なるので、絶縁膜上面の上からアリアメタル膜を除去す ることが容易になる。この結果、絶縁膜の上面の上のバ リアメタル膜を研磨する際に、絶縁膜の溝又は孔の中で 主導電膜が過剰に研磨されてリセスが発生することを防 止できる。

【0064】また、別の発明によれば、第1の高融点金 属又は第1の高融点金属窒化物よりなる第1の膜を絶縁 膜の上に形成した後に、第1の膜と絶縁膜に配線溝又は 接続孔を形成し、その後に、配線溝又は接続孔の内面と 50 程を示す断面図(その2)である。

第1の膜の上面に第2の高融点金属又は第2の高融点金 属室化物よりなる第2の膜を形成し、第2の膜の上に銅 膜又は銅含有合金よりなる主導体膜を形成し、その後に 主尊体膜と第1の膜と第2の膜を配線構又は接続孔以外 の絶縁膜の上面から除去する工程を含み、第2の膜に比 -一つで研磨速度が速い材料から第1の膜を構成するように したので、絶縁関の上に金属又は金属窒化物が完全に除 去されずに残ることを防止することができる。

14

【0065】しかも、第1の膜が配線溝又は接続孔の中 に残らずに単層の第2の膜がバリアメタルとして配線構 又は接続孔の中に残るようにしたので、バリアメタルが 配線構又は接続孔内の主導体膜の占有率を低下させるこ とを防止できる。この場合、第1の膜は、配線溝又は接 続孔を形成するためのフォトリソグラフィー法の際に反 射防止膜として機能する材料から構成するようにしたの で、反射防止膜として絶縁膜上に窒化シリコン膜を形成 する必要が無くなり配線間容量の増加を防止できる。

## 【図面の簡単な説明】

【図1】図1(a)~(d)は、絶縁膜中に配線又はプラグ を形成する従来の方法を示す断面図である。

【図2】図2は、従来技術によって形成される配線又は プラグを形成する工程において絶縁膜上にバリアメタル が残る状態を示す断面図である。

【図3】図3は、従来技術によって形成される配線又は プラグを形成する工程において溝又は孔内に残される銅 膜にリセスが生じている状態を示す断面図である。

【図4】図4(a),(b) は、本発明の第1実施形態の半導 体装置の製造工程における配線又はプラグを形成する工 程を示す断面図(その1)である。

【図5】図5、本発明の第1実施形態の半導体装置の製 造工程における配線又はプラグを形成する工程を示す断 面図 (その2) である。

【図6】図6(a),(b) は、本発明の第1実施形態の半導 体装置の製造工程における配線又はプラグを形成する工 程を示す断面図 (その3) である。

【図7】図7(a),(b) は、本発明の第1実施形態の半導 体装置の製造工程における配線又はプラグを形成する工 程を示す断面図(その4)である。

【図8】図8は、本発明の第1実施形態の半導体装置の 製造工程における配線又はプラグを構成する銅とバリア メタルを構成するタンタルのそれぞれの研磨速度と、従 来方法による配線又はプラグを構成する銅とバリアメタ ルを構成するタンタルのそれぞれの研磨速度とを比較す る図である。

【図9】図9(a),(b) は、本発明の第2実施形態の半導 体装置の製造工程における配線とプラグを形成する工程 を示す断面図(その1)である。

【図10】図10(a),(b)、本発明の第2実施形態の半 導体装置の製造工程における配線とプラグを形成する工

14…第3の層

配線溝、10… (Ta2(CO3)5)分子、11…バリアメタル

間絶縁膜、15a,15b…配線溝、16一タンダル

膜、17…銅膜、20…配線溝、21…窒化チタン膜、

22…銅膜、23…配線、24.窒化シリコン膜、25

…層間絶縁膜、26…窒化チタン、27…レシスト、2

 $8-接続孔、<math>29-\beta$ 相タンタル膜、30-銅膜、31

3 4…窒化チタン膜、3 5…配線溝、3 6… β 相タンタ

…プラグ、32…窒化シリコン膜、33…層間絶縁膜、

42…層間絶縁膜、43…窒素リッチ窒化タンタル膜、

10 ル、37…銅膜、38 配線、11…窒化シリコン膜、

膜、12…銅膜、13…第1の配線、

【図11】図11(a),(b)、本発明の第2実施形態の半 尊体装置の製造工程における配線とプラグを形成する工程を示す断面図(その3)である。

【図12】図12(a),(b) は、本発明の第3実施刑態の 半導体装置の製造工程における配線及びプラグを形成す る工程を示す断面図 (その1) である。

【図13】図13(a),(b) は、本発明の第3実施形態の 半導体装置の製造工程における配線及びデラグを形成す る工程を示す断面図(その2)である。


### 【符号の説明】


1…シリコン基板(半導体基板)、2…フィールト酸化膜、3…MOSトランジスタ、4…第1の層間絶縁膜、5…コンタクトホール、6…第1の窒化チタン(TiN)膜、7…タングステン膜、8…第2の層間絶縁膜、9…


44…接続孔、45…配線溝、46…タンタルリッチ窒 化タンタル膜、47…銅膜、48…プラグ、49…配 線。


#### 【図1】

#### 絶縁膜中に配線又はプラグを形成する従来の方法を示す所 面図











【図3】

従来技術によって形成される配ೆ線又はプラグを形成する工程において 第又は孔内に残される銅膜にリセスが生じている状態を示す断面図




## 【図2】


#### 従来技術によって形成される配象又はプラグを形成する工程において 絶縁膜上にパリアメタルが残る状態を示す新面図



#### [図4]


## 本発明の第1実施形態の半導体設置の製造工程における配線 又はプラグを形成する工程を示す断面図(その1)






【図5】


本発明の第1実施形態の半導体装置の製造工程における配線又はプラダを形成する工程を示す断面図(その2)



【図7】


本究明の第1実施形態の半導体装置の製造工程における配線 又はブラグを形成する工程を示す新面図(その4)






【図6】


本発明の第1実施影態の半導体集價の製造工程における配線 又はプラグを形成する工程を示す断面図 (その3)






[図8]


本発明の第1 実施影響の半導体装置の製造工程における配線又はブラ グを構成する側とパリアメタルを構成するタンタルのそれぞれの研磨速度と、従 来方法による配線又はプラグを構成する網とパリアメタルを構成するタンタルの それぞれの研磨速度とを比較する図



【図9】


本発明の第2男施形臓の半導体装骨の製造工程における配験 とプラグを形成する工程を示す新価図(その1)






【図11】


### 本発明の第2実施労働の半導体装置の製造工程における配線 とプラグを形成する工程を示す前面図 (その3)






【図10】


本発明の第2実施形態の半導体装置の製造工程における配線 とブラグを形成する工程を示す新面図(その2)






【図12】


## 本発明の第3実施形態の半導体装御の製造工程における配 兼及びプラグを形成する工程を示す新面図(その1)






【闰13】

#### 本発明の第3実施形態の半導体装置の製造工程における配 標及びプラグを形成する工程を示す断面関(その2)





## フロントページの続き

Fターム(参考) 4M104 AA01 BB17 BB30 BB32 BB37

BB38 CCO1 DD07 DD37 DD43

DD52 DD53 DD75 FF17 FF18

FF22 GG09 GG14 HH12 HH20

5F033 HH08 HH11 HH19 HH21 HH32

JJ11 JJ19 JJ21 JJ33 KK01

KK11 KK21 MM01 MM12 MM13

NNO6 NNO7 NN39 NN40 PP11

PP15 PP27 QQ04 QQ37 QQ48

QQ50 QQ73 RR04 TT02 XX01